Altera版FPGA口袋实验板卡资料链接：https://pan.baidu.com/s/10WsC6oKsWTz3cdIi633gcQ 提取码：9swo 

Altera版FPGA口袋实验板卡入门视频：https://www.bilibili.com/video/av49398824/?redirectFrom=h5 

第一篇 MINI_FPGA开发板的总体介绍

    1.1 MINI_FPGA开发板框架设计

    1.2 核心FPGA芯片简介

        1.2.1 Cyclone IV E系列器件资源

        1.2.2 Cyclone IV E系列器件配置方式

        1.2.3 配置MINI_FPGA开发板

    1.3 外围功能模块介绍

        1.3.1 输入操作类模块

        1.3.2 输出显示类模块

        1.3.3 音频或发声类模块

        1.3.4 时钟模块

        1.3.5 IO拓展口模块

        1.3.6 存储器类模块

        1.3.7 协议接口类模块

        1.3.8 电源模块

    1.4 如何在Quartus中新建工程

    1.5 如何使用Altera中的IP核生成ROM查找表

    1.6 如何使用Altera中的IP核生成PLL（锁相环）模块

    1.7 如何使用SignalTap

    1.8 如何使用Altera中的IP核生成低通滤波器

第二篇 基础实验设计与实现

    实验一 流水灯

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、思考与拓展

    实验二 集成逻辑门及其基本应用

        实验2.1 实现基本逻辑门功能

        实验2.2 利用门电路设计实现全加器功能

    实验三 译码器 编码器

        实验3.1 实现3-8译码器

        实验3.2 实现8-3优先编码器

    实验四 数据选择器

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、实验小结

    实验五 触发器

        实验5.1 使用门级结构描述D触发器

        实验5.2 使用行为描述语句实现8D触发器

        实验5.3 实现4JK触发器

    实验六 加法计数器

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、思考与拓展

    实验七 抢答器

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、思考与拓展

    实验八 功能数字钟

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、思考与拓展

第三篇 综合性实验设计与实现

    实验一 PWM

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、思考与拓展

    实验二 DA及DDS

        实验2.1 DA输出实验

        实验2.2 DDS实验

    实验三 AD

        实验3.1 AD采样实验

        实验3.2 时序分析实验

    实验四 UART串行通信

        实验4.1 UART串口接收实验

        实验4.2 UART串口发送实验

    实验五 FIR滤波器

        一、实验设计目标

        二、实验设计思路

        三、功能模块图与输入输出引脚说明

        四、程序设计

        五、FPGA管脚配置

        六、实验结果

        七、思考与拓展